基于通信系统编解码芯片的逻辑综合研究
DOI:
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TP311

基金项目:


Research on Logic Synthesis of Codec Chip Based on Communication System
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    未来大批量、小型化、低功耗设备对专用处理芯片的需求迫切,本文针对通信系统编解码芯片复杂的时钟、复位、IO 设计,分别采用多生成时钟、内部复位、虚拟时钟的设置, 有效的实现芯片时序的收敛,达到了较好的综合结果。

    Abstract:

    The future large-volume, miniaturization, low-power equipment for the urgent needs of Application Specific Integrated Circuit. In order to solve the complex clock, reset and IO design of communication system codec chip, this paper adopt multi-generation clock, internal reset, virtual clock setting, the effective realization of the chip timing convergence, to achieve a better overall results.

    参考文献
    相似文献
    引证文献
引用本文

舒钰.基于通信系统编解码芯片的逻辑综合研究[J].现代导航,2017,8(1):33-37

复制
分享
相关视频

文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2022-05-17
  • 出版日期:
文章二维码