基于FPGA的高速并行滤波器设计与实现
DOI:
CSTR:
作者:
作者单位:

作者简介:

文明(1988—),黑龙江哈尔滨人,硕士研究生,主要研究方向为高速无线数据传输和通信信号处理

通讯作者:

中图分类号:

TN713

基金项目:


Design and Implement High Speed Parallel Filter on FPGA
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    针对高速通信调制解调系统对成形滤波器的运算要求,分析高速并行滤波器的设计与实现方法,提出一种可满足 1Gsps 符号速率下的发射端和接收端的成形滤波器并行实现结构, 该结构具有较低的实现复杂度。FPGA 实现结果表明,采用该滤波结构的高速调制解调系统基本没有性能损失。

    Abstract:

    Considering computational requirement on shaping filter of high speed communication systems, designing and implementing high speed parallel shaping filter is analyzed. Then parallel filter implementation architecture is presented for 1Gsps symbol rate communication systems, consist of transceiver and receiver with low complexity. The implementation results show that the methods above can meet the demand of high speed communication systems without performance loss.

    参考文献
    相似文献
    引证文献
引用本文

文明.基于FPGA的高速并行滤波器设计与实现[J].现代导航,2018,9(5):382-386

复制
分享
相关视频

文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2022-05-17
  • 出版日期:
文章二维码